Панель «Список ошибо껶
В панели «Список ошибок» выводятся сообщения об ошибках и предупреждениях, полученных по завершении процесса компиляции проекта и выполнения моделирования.
Группирование выявленных ошибок по категориям «Ошибка», «Предупреждение», «Сообщение» осуществляется на основании общепринятых стандартов.
Примечание! Для языка VHDL это IEEE 1076-2008. Для Verilog – IEEE 1364-2001 и IEEE 1364-2005.